要在SystemVerilog中创建变量切片矢量，可以按照以下步骤进行操作：

1. 声明一个带有切片范围的矢量变量。例如，要声明一个8位的切片矢量，可以使用以下语法：

   reg [7:0] slice_vector;
   

   这将创建一个8位的矢量变量slice_vector。

2. 使用切片操作符对矢量进行切片。切片操作符的语法为[msb:lsb]，其中msb表示切片的最高位，lsb表示切片的最低位。例如，要将矢量的第3位到第0位切片，可以使用以下语法：

   slice_vector[3:0]
   

   这将返回一个4位的矢量变量，包含slice_vector的第3位到第0位。

3. 可以将切片矢量用作其他操作的输入或输出。例如，可以将切片矢量用作门电路的输入或输出，或者用作寄存器的位选择。

以下是一个完整的示例代码，展示了如何声明和使用切片矢量：

module example;
  reg [7:0] slice_vector;
  
  initial begin
    slice_vector = 8'b11001100;
    $display("Full vector: %b", slice_vector);
    $display("Slice vector: %b", slice_vector[3:0]);
  end
endmodule

在上面的示例代码中，我们声明了一个8位的切片矢量slice_vector，并在初始化块中将其赋值为8'b11001100。然后，我们使用$display系统任务打印了完整的矢量和切片矢量的值。切片矢量的输出将是4'b1100，其中包含了slice_vector的第3位到第0位。

希望这个示例能够帮助你理解如何在SystemVerilog中创建和使用变量切片矢量。