要在VHDL中声明一个输入端口,不需要使用package,可以直接在实体声明中添加端口声明。
以下是一个示例代码,其中声明了一个名为data_in的输入端口,它的类型是std_logic:
entity example is
port (
data_in : in std_logic
);
end entity example;
在这个示例中,entity关键字后面的example是实体的名称,port关键字后面的data_in是端口的名称,in关键字表示该端口是一个输入端口,std_logic是一个内置的标准逻辑类型。
你可以根据需要添加更多的端口声明,例如:
entity example is
port (
data_in : in std_logic,
clk : in std_logic,
reset : in std_logic,
data_out : out std_logic
);
end entity example;
在这个示例中,除了一个输入端口data_in之外,还声明了一个时钟输入端口clk,一个复位输入端口reset,和一个输出端口data_out。
请注意,在VHDL中,输入端口使用in关键字声明,输出端口使用out关键字声明。如果一个端口既是输入又是输出,可以使用inout关键字进行声明。